Engenheiro de Verificação Digital — SystemVerilog / UVM

Categoria	Semicondutor / CI
Localização	Japão（No local）
Emprego	A combinar
Salário	Negociável
Publicado	23 de outubro de 2026

Visão geral

Abertura urgente de verificação de chip para módulo e validação completa do chip.

Japão; local de trabalho específico, salário, termos de emprego, data de início e suporte para relocação/visto devem ser confirmados para a atribuição.

Responsabilidades

• Construa e execute verificação de módulo/chip completo com SystemVerilog e UVM.
• Gerencie simulação, regressão e fechamento de cobertura, incluindo verificação de injeção de falhas.

Requisitos

• São necessárias habilidades de verificação SystemVerilog e UVM.
• Preferencial: experiência em verificação de chip automotivo.
• Bacharelado em semicondutores, eletrônica ou áreas afins.
• Proficiência em Inglês OU Japonês; ambos não são exigidos por este documento.
• Experiência prática relevante e vontade de trabalhar no local no Japão a longo prazo.

Competências

← Voltar para todas as vagas