Ingenieur für digitale Verifizierung – SystemVerilog / UVM

Kategorie	Halbleiter / IC
Standort	Japan (Vor Ort)
Beschäftigung	Zu vereinbaren
Gehalt	Verhandelbar
Veröffentlicht	23. Okt. 2026

Überblick

Dringende Chip-Verifizierungsöffnung für Modul- und vollständige Chip-Validierung.

Japan; Für den Auftrag müssen der spezifische Arbeitsplatz, das Gehalt, die Beschäftigungsbedingungen, das Startdatum und die Unterstützung bei Umzug/Visa bestätigt werden.

Verantwortlichkeiten

• Modul-/Vollchip-Verifizierung mit SystemVerilog und UVM erstellen und ausführen.
• Verwalten Sie Simulation, Regression und Coverage-Abschluss, einschließlich Fehlerinjektionsüberprüfung.

Anforderungen

• SystemVerilog- und UVM-Verifizierungskenntnisse sind erforderlich.
• Bevorzugt: Erfahrung in der Verifizierung von Kfz-Chips.
• Bachelor-Abschluss in Halbleitern, Elektronik oder einem verwandten Bereich.
• Arbeitskenntnisse in Englisch ODER Japanisch; Beides ist in diesem Auftrag nicht erforderlich.
• Einschlägige praktische Erfahrung und Bereitschaft, langfristig vor Ort in Japan zu arbeiten.

Fähigkeiten

← Zurück zu allen Stellenangeboten